

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/019526

International filing date: 27 December 2004 (27.12.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP
Number: 2004-000672
Filing date: 05 January 2004 (05.01.2004)

Date of receipt at the International Bureau: 04 February 2005 (04.02.2005)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse

64P195 2

日本国特許庁
JAPAN PATENT OFFICE

14. 1. 2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2004年 1月 5日
Date of Application:

出願番号 特願2004-000672
Application Number:
[ST. 10/C]: [JP2004-000672]


出願人 日本電気株式会社
Applicant(s):



2004年 8月27日

特許庁長官
Commissioner,
Japan Patent Office

小川



出証番号 出証特2004-3076926

【書類名】 特許願
【整理番号】 33410007
【提出日】 平成16年 1月 5日
【あて先】 特許庁長官殿
【国際特許分類】 H03F 3/19
【発明者】
 【住所又は居所】 東京都港区芝五丁目 7 番 1 号
 日本電気株式会社内
 青木 雄一
 【氏名】
【特許出願人】
 【識別番号】 000004237
 【氏名又は名称】 日本電気株式会社
【代理人】
 【識別番号】 100097113
 【弁理士】
 【氏名又は名称】 堀 城之
【手数料の表示】
 【予納台帳番号】 044587
 【納付金額】 21,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1
 【包括委任状番号】 9708414

【書類名】 特許請求の範囲**【請求項 1】**

入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、前記増幅器に周波数の近い 2 波の信号を入力した際、前記 2 波の信号の位相が同じになる瞬間における 3 次相互変調歪みの位相が、前記 2 波の信号の位相より 9 0 度以上回転する出力特性を持つことを特徴とする増幅器。

【請求項 2】

入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、前記増幅器が入力に高周波において振幅を圧縮する機構を持つことを特徴とする増幅器。

【請求項 3】

入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、第 1 のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子が、直流を阻止しない第 1 のインピーダンス素子を介して入力整合回路とバイアス電圧を供給する第 1 のダイオードのカソードに接続されており、前記第 1 のダイオードのアノードは、高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする増幅器。

【請求項 4】

請求項 3 の増幅器において、前記第 1 のダイオードのカソードの面積が、前記第 1 のバイポーラトランジスタのエミッタの面積の 1 0 分の 1 以上であることを特徴とする増幅器。

【請求項 5】

入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、第 1 のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子と、前記ベース端子にベースバイアス電圧を供給する基準電圧端子との間に、第 1 のダイオードを順方向に設け、前記第 1 のダイオードと並列に、第 2 のダイオードと直流を阻止しない第 1 のインピーダンス素子が直列に接続された回路を、前記第 2 のダイオードが順方向になるように設けたことを特徴とする増幅器。

【請求項 6】

請求項 5 の増幅器において、前記第 2 のダイオードを、コレクタをバイアス電源に接続されエミッタを前記第 1 のインピーダンス素子に接続され、ベースを基準電圧端子に接続された第 3 のバイポーラトランジスタのベース・エミッタ間としたことを特徴とする増幅器。

【請求項 7】

請求項 3 乃至請求項 6 の増幅器において、前記第 1 のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第 1 のバイポーラトランジスタに接続されベースを基準電圧端子に接続された第 2 のバイポーラトランジスタのベース・エミッタ間であることを特徴とする増幅器。

【請求項 8】

請求項 3 乃至請求項 7 の増幅器において、前記第 1 のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする増幅器。

【請求項 9】

請求項 3 乃至請求項 8 の前記増幅器において、入力端子から前記エミッタ接地増幅回路を見た高周波のインピーダンスが、入力端子からバイアス供給回路を見た高周波のインピーダンスより高いことを特徴とする増幅器。

【請求項 1 0】

少なくとも 2 段以上の増幅段を備え入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器

において、
前記増幅段のうち終段以外の少なくとも 1 段が前記利得拡張特性を持つ電力範囲において、
周波数の近い 2 波の信号を入力した際、前記 2 波の信号の位相が同じになる瞬間における 3 次相互変調歪みの位相が、前記 2 波の信号の位相より 9 0 度以上回転する出力特性となることを特徴とする多段増幅器。

【請求項 1 1】

少なくとも 2 段以上の増幅段が入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器において、
前記増幅段のうち終段以外の少なくとも 1 段が入力に高周波において振幅を圧縮する機構を持つことを特徴とする多段増幅器。

【請求項 1 2】

請求項 1 1 の多段増幅器において、
前記入力に振幅を圧縮する機構を持つ増幅回路として、第 1 のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子が入力整合回路とバイアスを供給する第 1 のダイオードのカソードに接続されており、前記第 1 のダイオードのアノードは、高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする多段増幅器。

【請求項 1 3】

請求項 1 2 の多段増幅器において、
前記第 1 のダイオードのカソード面積が、前記第 1 のバイポーラトランジスタのエミッタ面積の 1 0 分の 1 以上であることを特徴とする多段増幅器。

【請求項 1 4】

請求項 1 2 乃至 1 3 の多段増幅器において、
前記第 1 のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子に直列に、直流を阻止しない第 1 のインピーダンス素子を設けたことを特徴とする多段増幅器。

【請求項 1 5】

請求項 1 1 の多段増幅器において、
前記入力に振幅を圧縮する機構を持つ増幅回路として、第 1 のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子と、前記ベース端子にベースバイアスを供給する基準電圧端子との間に、第 1 のダイオードを順方向に設け、前記第 1 のダイオードと並列に、第 2 のダイオードと第 1 のインピーダンス素子が直列に接続された回路を、第 2 のダイオードが順方向になるように設けたことを特徴とする多段増幅器。

【請求項 1 6】

請求項 1 5 の多段増幅器において、
前記第 2 のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第 1 のインピーダンス素子に接続されベースを基準電圧端子に接続された第 3 のバイポーラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器。

【請求項 1 7】

請求項 1 4 乃至 1 6 の多段増幅器において、
前記第 1 のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする多段増幅器。

【請求項 1 8】

請求項 1 2 乃至請求項 1 7 の多段増幅器において、
前記第 1 のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第 1 のバイポーラトランジスタに接続されベースを基準電圧端子に接続された第 2 のバイポーラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器。

【請求項 1 9】

請求項 1 2 乃至 1 7 の多段増幅器において、
前記入力に振幅を圧縮する機構を持つ増幅回路が、入力端子から前記エミッタ接地増幅回

路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピーダンスより高い増幅回路であることを特徴とする多段増幅器。

【請求項 2 0】

請求項 1 2 乃至 1 9 の多段増幅器において、
前記入力に振幅を圧縮する機構を持つ増幅回路以降の段にある増幅段が、入力端子から前記エミッタ接地増幅回路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピーダンスより低いことを特徴とする多段増幅器。

【書類名】 明細書

【発明の名称】 増幅器

【技術分野】

【0001】

本発明は、増幅器に関し、特に、広範囲の出力電力制御を行う無線通信に用いる多段に接続された複数のトランジスタによって入力電力を増幅して出力する増幅器に関する。

【背景技術】

【0002】

エミッタ接地バイポーラトランジスタを用いた電力増幅器には、定電圧源に近い動作をするベースバイアス回路が不可欠である。バイアス回路として定電流源よりも定電圧源の方が適する理由は以下の通りである。

【0003】

定電圧源でベースにバイアスを与えたエミッタ接地バイポーラトランジスタに、RF入力を加えることを考える。入力電力が充分小さい場合、このエミッタ接地バイポーラトランジスタは小信号動作するため、そのコレクタ電流は、増幅器に信号を入力しない状態で流れるいわゆるコレクタバイアス電流にほぼ等しい。

【0004】

これに対し、入力電力を大きくして行くと、エミッタ接地バイポーラトランジスタのコレクタ電流は増加し、コレクタバイアス電流の数倍以上に達する。このコレクタ電流の増加により、より高い飽和出力と低歪みが実現される。

【0005】

一方、定電流源でベースにバイアスを与えた場合、コレクタ電流はベースバイアス電流の h_{FE} 倍に常に保たれるため、入力電力を大きくしてもコレクタ電流の増加は生じない。従って、コレクタバイアス電流を、定電圧源でベースバイアスを与えた場合と同等に設定すると、大信号動作時の利得圧縮がより低い入力電力において生じる。即ち飽和特性が劣化し、付加電力効率の低下や線形性の劣化を招く。

【0006】

また、コレクタバイアス電流を、定電圧源でベースバイアスを与えた場合でかつ入力電力が大きい場合のコレクタ電流と同等に設定すると、RF信号が入力されない場合や入力電力が小さいときにも大きなコレクタ電流が流れるため、消費電力が増加するなどの問題点が生じる。

【0007】

以上の理由により、エミッタ接地バイポーラトランジスタを用いた電力増幅器には、定電圧源に近い動作をするベースバイアス回路が不可欠である。

定電圧源に近い動作をするベースバイアス回路の従来例として、特許第3377675号公報に記載されている第1の従来の増幅器がある。これを図25に示した。この回路の動作を特許第3377675号公報の実施の形態に従って説明する。

【0008】

図25（特許第3377675号公報の図1参照）は特許第3377675号公報の第1の従来の増幅器の回路図であり、図26（特許第3377675号公報の図2参照）は図25に示す回路中のトランジスタのベース及びダイオードにかかる電圧を示すグラフ、図27（特許第3377675号公報の図3参照）は、図25の回路の入出力特性を示すグラフである。バイポーラ・トランジスタより成るエミッタ接地増幅器を線形増幅器として使用する場合、図25に示すようにベース側のB1点の印加電圧は、外部の電圧源VBより印加された電圧を例えば抵抗R1とR2による抵抗分割等で任意の電圧値に変換して、更に図中B2点からB1点の間にB1点側をダイオードのカソード端子側となるようにダイオードD1を挿入して与えられている。同時にB2点とアース電位との間にB2点からバイアス抵抗側を見たインピーダンスに比べ、充分小さいインピーダンス値となるようなキャパシタC1が挿入されている。

【0009】

図25のエミッタ接地トランジスタ T_{r1} の動作点をA級にした場合、入力電力の電圧が図29(特許第3377675号公報の図9参照)のV1で示すように充分小さく、その振幅がB1点に与えられているバイアス電圧 V_{B1} とベース・エミッタ間のダイオードの O_n 電圧 V_{th} との電位差を越えない電圧振幅であるときは、上記トランジスタ T_{r1} は線形動作状態であり、利得・入出力電力の位相偏差は共に一定である。ところが、図29のV2で示すように入力電力の増加につれて、B1点の電圧振幅V2が増加し、上記B1点に与えられているバイアス電圧 V_{B1} とベース・エミッタ間のダイオードの O_n 電圧 V_{th} との電位差を越えると、トランジスタ T_{r1} は非線形動作状態となり、A級としての動作点を保つことができず電力利得が徐々に減少していく。又、ベース・エミッタ間のダイオードの O_n 電圧 V_{th} 以下の電位までB1点の電圧値が振れると、上記トランジスタ T_{r1} のベース・エミッタ間には、オン状態の時間と、オフ状態の時間とが発生する。

【0010】

オン状態では、ベース・エミッタ間のダイオードの入力インピーダンスはA級動作点を保っているときと等しいが、オフ状態のときは、上記ベース・エミッタ間のダイオードの入力インピーダンスはA級動作点を保っているときに比べ高いインピーダンスになるので、そのときのB1点の電圧値は、負側に大きく振れる。A級動作点を保っている場合は、時間平均ではB1点の電圧値は V_{B1} で一定であったが、上記のオフ状態のときは時間平均では V_{B1} よりも小さい電圧値となる。ベース・エミッタ間ダイオードのジャンクション容量値は電圧依存性を持っている。従って、ベース・エミッタ間への印加電圧が変動すると上記ベース・エミッタ間ダイオードのジャンクション容量が変動し、エミッタ接地増幅器の入力インピーダンスが、入力電力が充分小さくA級動作を保っているときに比べ異なった値になる。

【0011】

一方、B2点の電位は、定電圧源の電圧値と抵抗 R_1 、 R_2 の分割比で決定され、入力電力の増加に影響されないので、B1点の電位が上述のように徐々に小信号動作時より下がってしまうと、図25に示すダイオードD1にかかる電圧値 ΔV_{BE2} は、図26に示すように徐々に増加していく。そのため上記エミッタ接地のトランジスタ T_{r1} のベース・エミッタ間ダイオードのジャンクション容量の変動とは、逆の変動をバイアス回路中のダイオードD1の持つジャンクション容量は行うことになる。従って、徐々に入力電力が増加していくと、入力電力の振幅が増加し、それに伴ってエミッタ接地トランジスタ T_{r1} の入力インピーダンスが変動するが、ダイオードD1のインピーダンスがそれを相殺するように変動するため、上記エミッタ接地トランジスタ T_{r1} の入力インピーダンスの変動を抑制し、通過位相偏差を従来回路に比べて小さくできる。更に、ダイオードD1にかかる電圧値が大きくなると、ダイオードD1を通してトランジスタ T_{r1} のベースに流れ込む電流値が増加するので、コレクタ電流が増加し、コレクタ端での出力電力の飽和を解消でき、電力利得の減少も改善することができる。

【0012】

しかしながら、入力電力が高くなり、ダイオードD1に流れるバイアス電流が増えると、抵抗 R_1 による電圧降下により電圧が低下し、図26のB2点の電位までもが下がってしまうためもはや定電圧源として動作できなくなってしまう。このため、ダイオードD1に流れる電流が無視できるくらいに抵抗 R_2 に流れる電流を増やさなければならないという第1の問題がある。

【0013】

この第1の問題を軽減したのが同じく特許第3377675号公報の図4に記載されている

る、図28の第2の従来の増幅器である。図28において、バイポーラトランジスタ T_{r2} は抵抗 R_1 、 R_2 で電源電圧 V_B を分割するベースバイアス回路のB2点とトランジスタ T_{r1} のベース間に上記トランジスタ T_{r2} のベース・エミッタが順方向になるように接続されており、上記トランジスタ T_{r2} のコレクタには、電源電圧 V_C が印加される。ベースバイアス回路中のB2点即ち上記トランジスタ T_{r2} のベース端子と接地点との間

には、上記ベースからバイアス用抵抗 R1、R2 を見たときのインピーダンスよりも充分小さいインピーダンスとなるようなキャパシタ C1 が挿入されている。

【0014】

この第2の従来の増幅器は、図25に示すベースバイアス回路に設けたダイオード D1 のPN接合を利用したものに対して、トランジスタ Tr2 のベース・エミッタ間のPN接合を利用するもので、回路の動作はダイオード D1 をベースバイアス回路に設けた図25に示す第1の従来の増幅器の場合と実質的に同じである。ただ、上記トランジスタ Tr2 は増幅回路を形成しているので、ベースバイアス電流はこのトランジスタ Tr2 によって増幅され、エミッタ接地トランジスタ Tr1 のベースに供給される。従って、上記抵抗 R1、R2 で構成した、もとのベースバイアスを生成するベースバイアス回路に流れる電流を低減することができる。

【0015】

しかしながら、低減されるとは言え、第2の従来の増幅器にも、第1の従来の増幅器と同様にトランジスタ Tr2 のベースに流れる電流が無視できるくらいに抵抗 R2 に流れる電流を増やさなければならないという第1の問題が発生するのは同様である。

さらに、エミッタ接地バイポーラトランジスタは相互コンダクタンスが極めて高いため、ベースに与える電圧を厳密に与える必要があるが、その電圧を抵抗 R1、R2 による抵抗分割で与えている第1および第2のバイアス回路では、温度や製造ばらつきなどによるベース・エミッタ間電圧変動の影響を大きく受けるという第2の問題も生じる。

【0016】

この第1および第2の問題を軽減したのが、特開2002-9559公報に記載されている第3の従来の増幅器である。

第3の従来の増幅器の回路図を図30（特開2002-9559公報の図5参照）に示す。第3の従来の増幅器では、抵抗18を直接接地せず、バイポーラトランジスタ Tr19 とバイポーラトランジスタ Tr20 からなる基準電圧回路を介して接地されている。

バイポーラトランジスタ Tr19 のベースの電位は、バイポーラトランジスタ Tr20 の VBE とバイポーラトランジスタ Tr19 の VBE の和に等しくなる。

【0017】

本回路は、バイポーラトランジスタ Tr20 のコレクタ電流密度と、パワートランジスタ Tr22 のコレクタ電流密度が等しくなるように設計されている。従って、バイポーラトランジスタ Tr20 の VBE とパワートランジスタ Tr22 の VBE は等しい。

【0018】

パワートランジスタ Tr22 のベース電流はバイポーラトランジスタ Tr21 のエミッタ電流に等しく、バイポーラトランジスタ Tr20 のベース電流はバイポーラトランジスタ Tr19 のエミッタ電流に等しく、バイポーラトランジスタ Tr20 のエミッタ面積はバイポーラトランジスタ Tr19 のそれと等しく、かつパワートランジスタ Tr22 のエミッタ面積はバイポーラトランジスタ Tr21 のそれより大きく設定されている。従って、バイポーラトランジスタ Tr21 の VBEの方が、バイポーラトランジスタ Tr19 の VBE よりも大きくなる。抵抗18の電圧降下は、バイポーラトランジスタ Tr21 の VBE とバイポーラトランジスタ Tr19 の VBE の差と等しくなる。

【0019】

ここで、簡単のためトランジスタの直流電流増幅率が全て等しい β であるとする、

【数1】

$$I_{C_{Tr22}} = \beta^2 \cdot I_{B_{Tr21}} = \beta^2 \cdot \left\{ I_{ref} - I_{C_{Tr20}} \left(1 + \frac{1}{\beta^2} \right) \right\} \dots\dots\dots (1)$$

【0020】

ここで、バイポーラトランジスタ Tr20 のコレクタ電流密度と、パワートランジスタ Tr22 のコレクタ電流密度が等しくなるように設計されていることから、 $I_{C_{Tr22}}$ と $I_{C_{Tr20}}$ の関係はパワートランジスタ Tr22 とバイポーラトランジスタ Tr20 の面積比

の関係に等しい。パワートランジスタ T_{r22} の面積を S_{22} 、バイポーラトランジスタ T_{r20} の面積を S_{20} とすると、

【数 2】

$$I_{C_{T_{r22}}} = \frac{1}{\frac{1}{\beta^2} + \frac{S_{22}}{S_{20}} \left(1 + \frac{1}{\beta^2}\right)} \cdot I_{ref} \dots \dots \dots (2)$$

となり、 $\beta^2 \gg 1$ の場合は $I_{C_{T_{r22}}} \div (S_{22}/S_{20}) I_{ref}$ の電流源となる。

【0021】

この回路は、温度や製造ばらつきによる V_{BE} の変化が互いに打ち消しあうため、前述の第 2 の問題を軽減できる。前述の第 1 の問題に関しても、入力パワーの増加によるパワートランジスタ T_{r22} の V_{BE} の低下はバイポーラトランジスタ T_{r20} の V_{BE} に影響せず打ち消しあわないため、定電圧源に近い動作をすることができる。

【0022】

ここで I_{ref} は、

【数 3】

$$I_{ref} = \frac{VB - V_{BE_{T_{r21}}} - V_{BE_{T_{r22}}}}{R_{17}} \dots \dots \dots (3)$$

で与えられるため、 V_{BE} 変動の影響を受ける。

【0023】

しかし、図 28 に示した第 2 の従来の増幅器のバイアス回路が、トランジスタ T_{r2} のベースに流れる電流が無視できるくらいに抵抗 R_2 に流れる電流を増やさなければならないという第 1 の問題を持っていたのに対し、図 30 の第 3 の従来の増幅器のバイアス回路では、面積比を大きくとれば I_{ref} の値を小さくできるため、 R_{17} の値を大きくすることができ、変動は小さく抑えられる。

【0024】

以上では、特許第 3377675 号公報の実施の形態に従い、増幅トランジスタを A 級にバイアスする場合を考えてきた。以降では、これらの従来の増幅器を、B 級もしくは、B 級に近い A B 級でバイアスする場合について説明する。

W-CDMA などの CDMA 携帯電話端末では、遠近問題（近い端末からの電波の影響により遠くにある端末と通信できなくなる問題）を避けるために、50 dB を超える大きな出力電力制御を行っている。したがって、基地局の多い地域では低い電力で通信する頻度が増える。

低い電力で送信する場合の出力電力に対する消費電力の割合は、増幅器の動作を A 級から B 級に近づけるほど小さくなる。つまり、増幅器を B 級に近い状態で動作させるほど高い電力付加効率を得られる。

【0025】

ここで、B 級に近い動作をするエミッタ接地増幅回路を、定電圧源に近い動作をする前述の第 1 乃至第 3 の従来の増幅器のバイアス回路でバイアスする場合を考える。

B 級に近い状態でバイアスしたエミッタ接地増幅回路はベース・エミッタ間ダイオードの整流作用により、入力電力の増加に伴いベース電流が増えるため図 31 に示すように利得拡張を起こす。

【0026】

この利得拡張特性を持つアンプに W-CDMA 信号のような電力変化を伴う広帯域変調された信号を入力すると利得変動が起きるが、このため信号が歪んでしまうという第 3 の問題を引き起こす。この信号の歪みは図 32 に示すように、通信チャネルの隣にある隣接チャネルへの妨害波となって現れる。通信チャネルの信号強度と隣接チャネルの妨害波の強度の比を隣接チャネル漏洩電力 (ACPR) と呼ぶ。

【0027】

この第 3 の問題を解決するための従来例として、特開 2000-183663 公報、特

開 2002-111400 公報、特開 2002-171145 公報、特開平 10-135750 公報、に挙げられるような歪みキャンセル手法がある。これらの手法には、図 33 に示すように、第 2 増幅段に示す利得拡張特性を持つ増幅段に対し、第 1 増幅段に示すもう一方の増幅段を利得圧縮特性を持つようにすることで、両者の利得変動を打ち消し、歪み低減を図るという共通点がある。以下ではこの利得拡張増幅段と利得圧縮増幅段の歪み相殺について説明する。

【0028】

任意の増幅器の増幅特性をテイラー展開したものを、

【数 4】

$$V_{out} = \sum_n a_n V_{in}^n \cdots \cdots (4)$$

とする。

【0029】

この増幅器に、

【数 5】

$$V_{in} = A(\sin \omega_1 t + \sin \omega_2 t) \cdots \cdots (5)$$

という 2 波の正弦波を入力すると、増幅器の非線形性により主信号および歪み成分に変化が生じる。

【0030】

数 4 に数 5 を代入し、 $n=5$ まで計算すると、 V_{out} の周波数 ω_1 の成分は、

【数 6】

$$V_{out} |_{\omega_1} = \left(a_1 A + \frac{9}{4} a_3 A^3 + \frac{25}{4} a_5 A^5 \right) \sin \omega_1 t \cdots \cdots (6)$$

となる。

【0031】

\sin の係数のうち、 $a_1 A$ は増幅率（つまり利得）、残りは利得の入力振幅に対する変動（つまり利得拡張か利得圧縮か）を表す。また V_{out} の周波数成分 $2\omega_1 - \omega_2$ は、

【数 7】

$$V_{out} |_{(2\omega_1 - \omega_2)} = \left(\frac{3}{4} a_3 A^3 + \frac{25}{8} a_5 A^5 \right) \sin(2\omega_1 t - \omega_2 t) \cdots \cdots (7)$$

となる。

【0032】

数 7 は、 V_{out} の 3 次相互変調歪み（IM3）成分である。ここで、 a_1 と a_3 、 a_5 が同符号のとき、数 6 は、入力振幅 A の広い範囲で、 A につれて利得が増大する利得拡張特性を示す。また、同じ条件のとき、数 7 の \sin の係数は、数 6 の \sin の係数と同じになる。この場合を基本波と IM3 の位相が同じであると定義する。

【0033】

通常、違う周波数の信号で位相は定義できないが、この場合入力に数 5 に示した信号を用いているため、周波数 $(\omega_2 - \omega_1) / 2\pi$ だけ離れた 2 波の位相は、 $2\pi / (\omega_2 - \omega_1)$ 秒毎に揃う。同じく、 $(\omega_2 - \omega_1) / 2\pi$ だけ離れた基本波と IM3 の位相角は、 $2\pi / (\omega_2 - \omega_1)$ 秒毎に同じ角度を持つため、「位相が同じ」または「位相が逆」という言葉で定義している。

数 6、数 7 は入力電力の広い範囲に渡って利得拡張を起こしている場合は基本波と IM3 の位相が同じであることを示している。

【0034】

ここで、前段の歪みを後段が増幅した IM3 の位相と、後段が基本波を増幅することで発生する IM3 の位相が ± 90 度以上違っていれば歪みの相殺現象がおきる。そこで、以

降では簡単のため基本波とIM3の位相角が±90度以内の場合を「位相が同じ」とし、それ以上の場合を「位相が逆」と表現する。

【0035】

図30に示した第3の従来の増幅器をB級に近いAB級にバイアスし、解析した場合の基本波とIM3信号の位相の関係を例として図34に示す。ここでIM3信号の大きさは基本波と比較して小さいため10倍に拡大して表示している。位相の絶対値は単に入出力の遅延を表しているだけなので特に意味を持っていない。また、そのときの利得拡張の様子を図35に示す。

【0036】

図35には図34に描画した入力電力範囲を矢印で示してある。

多くの場合、利得拡張特性を示す増幅器では、基本波とIM3の位相が同じである。図36の利得可変増幅器と乗算器を用いた利得拡張増幅器を用いて解析を行った場合の基本波とIM3信号の位相の関係を例を図37に示す。ここでもIM3の大きさは10倍に拡大して表示している。図示されるように、基本波とIM3の位相が同じである。また、そのときの利得拡張の様子を図38に示す。図38は利得拡張特性を示している。

【0037】

逆に、多くの場合、利得圧縮特性を示す増幅器では、基本波とIM3の位相が逆である。利得拡張増幅器の場合と同じく、図36の利得可変増幅器（利得制御端子の制御特性を逆に用いている）と乗算器を用いた利得拡張増幅器を用いて解析を行った場合の基本波とIM3信号の位相の関係を例を図39に示す。ここでもIM3の大きさは10倍に拡大して表示している。図示されるように、基本波とIM3の位相が逆である。また、そのときの利得拡張の様子を図40に示す。図40は利得圧縮特性を示している。

【0038】

つまり、利得拡張増幅段と利得圧縮増幅段を組み合わせると歪みを低減できる理由は、それぞれの段で基本波とIM3の位相角が反転しているため、前段で出たIM3を後段が増幅したものと、後段が基本波を増幅することにより発生したIM3が反対の位相を持ち、相殺しているからである。

【0039】

それぞれの従来例では以下のようにして歪み低減を図っている。まず、特開2000-183663公報記載の従来例では、図33における第1増幅段を利得拡張特性を持つようFET増幅回路のゲートバイアスをB級に、第2増幅段を利得圧縮特性を持つようFET増幅回路のゲートバイアスをAB級にすることにより、利得拡張特性と利得圧縮特性をキャンセルさせ歪みを低減している。

【0040】

次に、特開2002-111400公報記載の従来例では、図33における第1増幅段を利得拡張特性を持つようHBT増幅回路のベースバイアスをAB級に、第2増幅段を利得圧縮特性を持つようHBT増幅回路のゲートバイアスをA級にすることにより、利得拡張特性と利得圧縮特性をキャンセルさせ歪みを低減している。

【0041】

そして、特開2002-171145公報記載の従来例では、図33における第1増幅段を利得圧縮特性を持つようMES増幅回路のゲートバイアスをA級に、第2増幅段を利得拡張特性を持つようMOS増幅回路のゲートバイアスをAB級にすることにより、利得拡張特性と利得圧縮特性をキャンセルさせ歪みを低減している。

【0042】

最後に、特開平10-135750公報記載の従来例では、図33における第1増幅段を利得拡張特性を持つようHBT増幅回路のベースバイアスをAB級もしくはC級に、第2増幅段を利得圧縮特性を持つようHBT増幅回路のゲートバイアスをA級にすることにより、利得拡張特性と利得圧縮特性をキャンセルさせ歪みを低減している。

【0043】

簡単のため、これらの従来例を総じて第4の従来の増幅器と呼ぶ。これら第4の従来の

増幅器は、利得拡張増幅段と利得圧縮増幅段を組み合わせることで歪み低減を図っているために、低出力時の電力付加効率の良い利得拡張特性を持つアンプを、全ての増幅段に適用することができないという第4の問題を持っている。

【0044】

他に、位相反転させた歪み成分を相殺させることにより歪み低減を図った従来例として、特許3337766号公報、特開2003-338713公報に挙げられるような、差周波数注入技術がある。

【0045】

図41は、特許3337766号公報の図9に示された2次歪み（差周波数）注入による歪み補償の説明図である。非線形素子に差周波数を注入することにより、位相反転させた歪み成分を相殺させている。

【0046】

数4において、入力信号を

【数8】

$$V_{in} = A(\sin \omega_1 t + \sin \omega_2 t + D \cos(\omega_2 - \omega_1)t) \cdots \cdots \cdots (8)$$

という2波の正弦波とその差周波を加えたものであるとして、数4に数8を代入し $n=5$ で計算すると、増幅器の非線形性により生じる V_{out} の基本波（ ω_1 ）の成分は、

【数9】

$$V_{out}|_{\omega_1} = \left\{ a_1 A + \frac{9}{4} a_3 A^3 \left(1 + \frac{2}{3} D^2 \right) + \frac{25}{4} a_5 A^5 \left(1 + \frac{105}{8} D^2 + \frac{15}{8} D^4 \right) + a_2 A^2 D + a_4 A^4 \left(6D + \frac{3}{2} D^3 \right) \right\} \sin \omega_1 t \cdots \cdots \cdots (9)$$

となる。

【0047】

また V_{out} のIM3（ $2\omega_1 - \omega_2$ ）成分は、

【数10】

$$V_{out}|_{(2\omega_1 - \omega_2)} = \left\{ \frac{3}{4} a_3 A^3 (1 + D^2) + \frac{25}{8} a_5 A^5 \left(1 + 3D^2 + \frac{2}{5} D^4 \right) + 16a_2 A^2 + \frac{1}{2} a_4 A^4 (9D + 3D^3) \right\} \sin(2\omega_1 - \omega_2)t_1 \cdots \cdots \cdots (10)$$

となる。

【0048】

よって、注入量 D を（負の）適当な値に選べばある入力振幅 A において数10に示したIM3成分を小さくできることがわかる。しかしながら、入力振幅 A の値と独立にIM3を小さくするような注入量 D を選べないため、フィードバックやフィードフォワードなど何らかの方法で注入量を最適にする必要が生じる。

【0049】

簡単のため、特許3337766号公報、特開2003-338713公報の従来例を総じて第5の従来増幅器と呼ぶ。第5の従来増幅器では、最適な注入量が入力振幅に依存するため、フィードバックやフィードフォワードなどによる注入量調整が必要になるという第5の問題を持っている。

【特許文献1】 特許第3377675号公報

【特許文献2】 特開2002-9559公報

【特許文献3】 特開2000-183663公報、

【特許文献4】 特開2002-111400公報、

【特許文献5】 特開2002-171145公報、

【特許文献6】 特開平10-135750公報、

【特許文献7】 特許3337766号公報、

【特許文献8】特開 2003-338713 公報

【発明の開示】

【発明が解決しようとする課題】

【0050】

前述した第3の問題点の通り、第1乃至第3の従来の増幅器の課題は、低出力時の電力付加効率を上げるためにB級に近い状態でバイアスして用いると、利得拡張により信号が歪んでしまうことである。

【0051】

また、前述した第4の問題点の通り、第4の従来の増幅器の課題は、前述の第3の問題点があるために、低出力時の電力付加効率の良い増幅段を、全ての段に用いることができないということである。

【0052】

そして、前述した第5の問題点の通り、第5の従来の増幅器の課題は、差周波信号の注入は、最適な注入量が入力振幅に依存するため、フィードバックやフィードフォワードなどによる注入量調整が必要になるということである。

【0053】

本発明の第1の目的は、利得拡張特性を持つ増幅段に対して、歪みを反転する手段を提供することにある。

【0054】

本発明の第2の目的は、低出力時の電力付加効率の良いB級に近い状態でバイアスして利得拡張特性を持つ増幅段を多段増幅器の全ての段において用いる手法を提供することにある。

【0055】

本発明の第3の目的は、B級に近い状態でバイアスして利得拡張特性を持つ増幅段を多段増幅器の全ての段において用いる手法をフィードバックやフィードフォワードなどの最適制御をすることなく提供することにある。

【課題を解決するための手段】

【0056】

請求項1記載の本発明の要旨は、入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、前記増幅器に周波数の近い2波の信号を入力した際、前記2波の信号の位相が同じになる瞬間における3次相互変調歪みの位相が、前記2波の信号の位相より90度以上回転する出力特性を持つことを特徴とする増幅器に存する。

また、請求項2記載の本発明の要旨は、入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、前記増幅器が入力に高周波において振幅を圧縮する機構を持つことを特徴とする増幅器に存する。

また、請求項3記載の本発明の要旨は、入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子が、直流を阻止しない第1のインピーダンス素子を介して入力整合回路とバイアス電圧を供給する第1のダイオードのカソードに接続されており、前記第1のダイオードのアノードは、高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする増幅器に存する。

また、請求項4記載の本発明の要旨は、請求項3の増幅器において、前記第1のダイオードのカソードの面積が、前記第1のバイポーラトランジスタのエミッタの面積の10分の1以上であることを特徴とする増幅器に存する。

また、請求項5記載の本発明の要旨は、入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器において、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子と

、前記ベース端子にベースバイアス電圧を供給する基準電圧端子との間に、第1のダイオードを順方向に設け、前記第1のダイオードと並列に、第2のダイオードと直流を阻止しない第1のインピーダンス素子が直列に接続された回路を、前記第2のダイオードが順方向になるように設けたことを特徴とする増幅器に存する。

また、請求項6記載の本発明の要旨は、請求項5の増幅器において、前記第2のダイオードを、コレクタをバイアス電源に接続されエミッタを前記第1のインピーダンス素子に接続され、ベースを基準電圧端子に接続された第3のバイポーラトランジスタのベース・エミッタ間としたことを特徴とする増幅器に存する。

また、請求項7記載の本発明の要旨は、請求項3乃至請求項6の増幅器において、前記第1のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のバイポーラトランジスタに接続されベースを基準電圧端子に接続された第2のバイポーラトランジスタのベース・エミッタ間であることを特徴とする増幅器に存する。

また、請求項8記載の本発明の要旨は、請求項3乃至請求項7の増幅器において、前記第1のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする増幅器に存する。

また、請求項9記載の本発明の要旨は、請求項3乃至請求項8の前記増幅器において、入力端子から前記エミッタ接地増幅回路を見た高周波のインピーダンスが、入力端子からバイアス供給回路を見た高周波のインピーダンスより高いことを特徴とする増幅器に存する。

また、請求項10記載の本発明の要旨は、少なくとも2段以上の増幅段を備え入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器において、前記増幅段のうち終段以外の少なくとも1段が前記利得拡張特性を持つ電力範囲において、周波数の近い2波の信号を入力した際、前記2波の信号の位相が同じになる瞬間における3次相互変調歪みの位相が、前記2波の信号の位相より90度以上回転する出力特性となることを特徴とする多段増幅器に存する。

また、請求項11記載の本発明の要旨は、少なくとも2段以上の増幅段が入力電力または出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器において、前記増幅段のうち終段以外の少なくとも1段が入力に高周波において振幅を圧縮する機構を持つことを特徴とする多段増幅器に存する。

また、請求項12記載の本発明の要旨は、請求項11の多段増幅器において、前記入力に振幅を圧縮する機構を持つ増幅回路として、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子が入力整合回路とバイアスを供給する第1のダイオードのカソードに接続されており、前記第1のダイオードのアノードは、高周波で十分低いインピーダンスとなる基準電源に接続されていることを特徴とする多段増幅器に存する。

また、請求項13記載の本発明の要旨は、請求項12の多段増幅器において、前記第1のダイオードのカソード面積が、前記第1のバイポーラトランジスタのエミッタ面積の10分の1以上であることを特徴とする多段増幅器に存する。

また、請求項14記載の本発明の要旨は、請求項12乃至13の多段増幅器において、前記第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子に直列に、直流を阻止しない第1のインピーダンス素子を設けたことを特徴とする多段増幅器に存する。

また、請求項15記載の本発明の要旨は、請求項11の多段増幅器において、前記入力に振幅を圧縮する機構を持つ増幅回路として、第1のバイポーラトランジスタより成るエミッタ接地増幅回路のベース端子と、前記ベース端子にベースバイアスを供給する基準電圧端子との間に、第1のダイオードを順方向に設け、前記第1のダイオードと並列に、第2のダイオードと第1のインピーダンス素子が直列に接続された回路を、第2のダイオードが順方向になるように設けたことを特徴とする多段増幅器に存する。

また、請求項16記載の本発明の要旨は、請求項15の多段増幅器において、前記第2

のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のインピーダンス素子に接続されベースを基準電圧端子に接続された第3のバイポーラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器に存する。

また、請求項17記載の本発明の要旨は、請求項14乃至16の多段増幅器において、前記第1のインピーダンス素子が容量と抵抗の並列回路であることを特徴とする多段増幅器に存する。

また、請求項18記載の本発明の要旨は、請求項12乃至請求項17の多段増幅器において、前記第1のダイオードが、コレクタをバイアス電源に接続されエミッタを前記第1のバイポーラトランジスタに接続されベースを基準電圧端子に接続された第2のバイポーラトランジスタのベース・エミッタ間であることを特徴とする多段増幅器に存する。

また、請求項19記載の本発明の要旨は、請求項12乃至17の多段増幅器において、前記入力に振幅を圧縮する機構を持つ増幅回路が、入力端子から前記エミッタ接地増幅回路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピーダンスより高い増幅回路であることを特徴とする多段増幅器に存する。

また、請求項20記載の本発明の要旨は、請求項12乃至19の多段増幅器において、前記入力に振幅を圧縮する機構を持つ増幅回路以降の段にある増幅段が、入力端子から前記エミッタ接地増幅回路を見たインピーダンスが、入力端子からバイアス供給回路を見たインピーダンスより低いことを特徴とする多段増幅器に存する。

【発明の効果】

【0057】

本発明によれば、多段増幅器において、各段の歪みを互いに相殺することができる。また、低出力時の電力付加効率の良いB級に近い状態でバイアスして利得拡張特性を持つ増幅段を多段増幅器の全ての段において用いることができる。

【発明を実施するための最良の形態】

【0058】

まず、本発明の原理について説明する。

本発明の増幅器は、入力電力を増幅して出力電力とし、前記入力電力または前記出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ増幅器であり、前記増幅器が入力に高周波において振幅を圧縮する機構を持つことを特徴とする。

【0059】

本発明を多段増幅器に用いる場合は、入力電力を増幅して出力電力とし、少なくとも2段以上の増幅段が前記入力電力または前記出力電力のある範囲において前記入力電力または前記出力電力の増加に応じて利得が増加する利得拡張特性を持つ多段増幅器であり、前記増幅段のうち終段以外の少なくとも1段が（利得拡張電力範囲において）、入力に高周波において振幅を圧縮する機構を持つことを特徴とする。

【0060】

第4の従来の増幅器として示した従来例では、利得拡張増幅段と利得圧縮増幅段を組み合わせ歪み低減を図っていた。多くの増幅器ではこの関係が成り立つが、利得拡張増幅段と利得圧縮増幅段を組み合わせれば歪み低減できるというのは、必ずしも本質的ではない。なぜならば、数4の増幅器の特性は、入力の瞬時値が出力の瞬時値としてどういう値をとるかという関係を与えているだけであり、例えば増幅器をB級に近いバイアスとした場合に、入力電力の増加とともにバイアス量が増えて利得拡張するというような効果は含んでいない。

【0061】

これはつまり、平均入力電力の増加にともないバイアス量が増えて利得拡張するようなB級に近いバイアスの増幅器でも入力の瞬時値と出力の瞬時値の関係を变えることにより基本波とIM3の位相を逆にすることが出来るということである。

本発明の増幅器では、増幅器入力の瞬時振幅が圧縮するような振幅圧縮特性を持たせることによって、利得拡張特性を持ち、基本波とIM3の位相が逆になる特性を持たせた増

幅段と、同じく利得拡張特性を持ち、基本波とIM3の位相が同じである特性を持つ通常の増幅段との間で、歪みを相殺することで、出力にあらわれる歪みを低減する。しいては、低出力時において効率の良いB級に近い状態にバイアスした増幅段を増幅器の全ての段に使うことができるようになる。

【0062】

作用についてさらに詳しく説明するために、図28に示した第2の従来の増幅器において、端子B2を定電圧源でバイアスした場合を例にとって説明する。(前述した入力電力が上がるとB2の電位が下がるという第1の問題は、B2を定電圧源でバイアスすることにより回避されている。また、温度や製造ばらつきに関する第2の問題はここでは想定しない。)第2の従来の増幅器をB級に近いバイアスで用いた場合、ある一定の条件を満たすことにより、利得拡張領域で歪みを反転させる増幅器になり得る。

【0063】

その条件とは、増幅トランジスタTr1に対して、バイアス供給トランジスタTr2のサイズが10分の1以上の大きさであり、また、入力振幅がある程度大きいことである。図1に、Tr1の面積:Tr2の面積の比を5:1にしたものを増幅器Aとして、増幅器Aを解析した場合の基本波とIM3の位相の関係を示す。IM3は50倍に拡大して表示している。入力小さいとき、IM3は最初基本波と同じ方向に生じた後反転して基本波と逆転する。図2に、このときの出力電力対利得の関係を示す。図1に表示した電力範囲は出力電力16dBm以下の利得拡張している範囲なので、利得拡張電力範囲でも基本波とIM3の位相が逆になっている。

【0064】

振幅が大きくなるとIM3の位相が逆になる理由は以下の通りである。図3にトランジスタTr1のVBEの瞬時値とトランジスタTr2のエミッタから供給される電流の関係を示す。この図はトランジスタTr2の内部インピーダンスを表す負荷線である。図中に示した2本の線は、2周波数を入力し、出力が16dBm、6dBmとなる場合の最大振幅付近(2周波がちょうど足し合わさる瞬間)の負荷線を表している。図からわかるように、小振幅時と比較して、大振幅が入った場合にはベース電位が下がったときのTr2の出力インピーダンスが極端に小さくなっていることがわかる。

【0065】

このインピーダンスの変化により入力信号の一部はバイアス回路側に漏れる形になり、振幅の瞬時値は圧縮され、出力の基本波とIM3の位相が逆になる。

【0066】

ここで、Tr1の面積を7.2倍拡大し、Tr1の面積:Tr2の面積の比を36:1にしたものを増幅器Bとする。そして、増幅器Bを解析した場合の基本波とIM3の位相の関係を図4に示す。IM3は同じく50倍に拡大して表示している。図5に、このときの出力電力対利得の関係を示す。図4に表示した電力範囲は出力電力16dBm以下の利得拡張している範囲である。この場合、基本波とIM3の位相が同じになっている。これは、Tr1の面積を拡大したことによりTr1のベースの入力インピーダンスが下がったため、バイアス回路のインピーダンスが変化して小さくなった場合の影響が見えにくくなったためである。これは、Tr1のベースインピーダンスが下がったことにより、同じ入力電力での電圧振幅が小さくなるため、Tr2の出力インピーダンスを下げるまで振幅を振り込むための入力電力が等価的に高くなるとも言え換えられる。

【0067】

ここで、増幅器Aがある入力電力範囲で基本波とIM3の位相が逆になり、増幅器Bが基本波とIM3の位相が同じであるならば、増幅器Aを前段、増幅器Bを後段とした2段増幅器では歪みを低減できるように見えるが、そうではない。図5より、出力16dBmのときの利得は約14dBだとわかるので、増幅器Bには2dBmの入力電力が入る。増幅器Aの出力電力2dBmのときの基本波とIM3の関係を図6に示す。この場合、基本波とIM3の位相は同じであるため、増幅器Aで生じたIM3を増幅器Bで増幅したものと、増幅器Bで生じたIM3が足し合わされ、歪みは増加してしまう。

【0068】

ここで、本発明の増幅器では、入力端子から見た増幅トランジスタ側の入力インピーダンスを大きく見せることにより、増幅器歪みは、より低い入力振幅から基本波とIM3が逆の位相を持つようになり、後段の基本波とIM3が同じ位相である増幅器と歪みを相殺することができるようになり、しいては、低出力時において効率の良いB級に近い状態にバイアスした増幅段を増幅器の全ての段に使うことができるようになる。

【0069】

さらに、本発明を多段増幅器に用いる場合では、前段で発生させた歪みと後段で発生させた歪みを相殺させている。通常IM3は入力電力増加分の3倍増加するため、前段と後段の歪み量は連動して増える。そのため、本発明によれば、フィードバック、フィードフォワードなど入力電力に応じた最適制御を行なうことなしに、入力電力の広い範囲で歪み低減効果を得ることができる。

ここで、入力部に振幅圧縮を持たせることで利得拡張増幅器の歪みを低減できる例として、主信号の3倍波を注入する場合を考える。

【0070】

数4において、入力信号を

【数11】

$$V_{in} = A\{\sin \omega_1 t + \sin \omega_2 t + D(\sin 3\omega_1 t + \sin 3\omega_2 t)\} \dots\dots\dots (11)$$

という2波の正弦波とその3倍波を加えたものであるとする。正弦波に3倍波を加えると、基本波のピーク値で3倍波が逆位相のピーク値を持つことになるので、最大振幅が圧縮される。

【0071】

数4に数11を代入し $n=5$ まで計算すると、増幅器の非線形性により生じる V_{out} の基本波(ω_1)の成分は、

【数12】

$$V_{out}|_{\omega_1} = \left\{ a_1 A + \frac{9}{4} a_3 A^3 \left(1 - \frac{1}{3} D^2 - \frac{4}{3} D^4 \right) + \frac{25}{4} a_5 A^5 \left(1 - \frac{5}{4} D + \frac{15}{8} D^2 - \frac{9}{10} D^3 + \frac{9}{5} D^4 \right) \right\} \sin \omega_1 t \dots\dots\dots (12)$$

となる。

【0072】

また V_{out} のIM3 ($2\omega_1 - \omega_2$) 成分は、

【数13】

$$V_{out}|_{(2\omega_1 - \omega_2)} = \left\{ \frac{3}{4} a_3 A^3 (1 - 2D) + \frac{25}{8} a_5 A^5 \left(1 - 3D + \frac{18}{5} D^2 - \frac{18}{5} D^3 \right) \right\} \sin(2\omega_1 - \omega_2) t \dots\dots\dots (13)$$

となる。

【0073】

よって、注入量 D を適当な値に選べばある入力振幅 A において数13に示したIM3成分を小さくできることがわかる。この場合、数10とは違い、各項を独自に消すことができる。例えば、 $D=0.5$ とすればIM3の a_3 の項が0になる。よって、注入量のある値に固定したままでも、比較的広い入力振幅 A の範囲で歪みを低減できる。

以下、具体的な実施の形態について説明していく。

【0074】

(第1の実施の形態)

図7は本発明の第1の実施の形態である基本波に対するIM3の位相を逆にする増幅器を表す図である。増幅トランジスタ1はエミッタ接地増幅回路を形成し、トランジスタ1

のベースはインピーダンス素子 2 を介して入力整合回路 3 とバイアス供給ダイオード 4 のカソードに接続されている。バイアス供給ダイオード 4 のアノードは高周波で十分低いインピーダンスとなる基準電源 5 に接続されている。トランジスタ 1 のコレクタは、負荷 6 を介してコレクタ電源 7 に接続され、また出力整合回路 8 を介して出力端子 9 につながれている。

【0075】

本実施の形態を表す図 7 は、第 1 の従来例を表す図 25 に対応している。図 7 に示す第 1 の実施の形態と、図 25 の第 1 の従来例を比較すると、従来技術がバイアス供給ダイオード D1 のカソードを直接増幅トランジスタ T_{r1} のベース端子に接続しているのに対し、本実施の形態では、バイアス供給ダイオード 4 のカソードは、インピーダンス素子 2 を介して増幅 T_{r1} に接続されている。インピーダンス素子 2 を接続することにより、入力端子 10 から見た増幅トランジスタ 1 の入力インピーダンスを高く見せ、基本波と IM3 の位相が逆になる状態を低い入力電力から達成する。

ここで、バイアスはインピーダンス素子 2 を介して増幅トランジスタ 1 に供給されているため、このインピーダンス素子 2 は直流電流を阻止しないものである。

本実施の形態は後述の実施の形態 2 と効果や動作がほぼ同じなので、第 2 の実施の形態において、まとめて説明する。

【0076】

(第 2 の実施の形態)

図 10 は本発明の第 2 の実施の形態である基本波に対する IM3 の位相を逆にする増幅器を表す図で、第 2 の従来例の図 28 に対応している。本実施の形態は、第 1 の実施の形態のダイオード 4 の代わりに、バイアス供給トランジスタ 11 のベース・エミッタ間を用いている。そのため、効果や動作は第 1 の実施の形態と同じである。本実施例によると、基準電源 5 を抵抗で実現した際に、抵抗による電圧降下が起きるという前述の第 2 の問題点を軽減できる。

本実施の形態でも、バイアスはインピーダンス素子 21 を介して増幅トランジスタ 1 に供給されているため、このインピーダンス素子 21 は直流電流を阻止しないものである。

本実施の形態は前述の第 1 の実施の形態と効果や動作がほぼ同じなので、以下本実施の形態において、まとめて説明する。

【0077】

図 8 は本発明の第 2 の実施の形態をより具体的な例で説明する図である。第 1 の実施の形態の説明に対してはバイアス供給トランジスタ 11 のベース・エミッタ間をバイアス供給ダイオード 4 と考える。図 8 はインピーダンス素子 2 として抵抗 13 とコンデンサ容量 14 の並列回路を用いたより具体的な例を示したものである。また、基準電源 5 として、図 30 に示した第 3 の従来の増幅器と同様の構成の基準電源 35 を用いた。ただし、高周波的に十分低いインピーダンスとなるようにバイアス供給トランジスタ 11 のベースを容量 19 を用いて接地した。

【0078】

解析のためのトランジスタモデルとして、GaAs ヘテロ接合バイポーラトランジスタ (HBT) を用い、増幅トランジスタ 1 としてエミッタ面積が $120 \mu\text{m}^2$ の単位 HBT を 5 個並列したものを使用し、インピーダンス素子 2 の抵抗 13 は、トランジスタ 1 のバラスト抵抗も兼ねて 250Ω の抵抗を 5 個並列にし、インピーダンス素子 2 の容量 14 は 0.8 pF のものを 5 個並列にして構成した。バイアス供給トランジスタ 11 としてエミッタ面積を $120 \mu\text{m}^2$ の HBT を使用した。基準電源 35 のトランジスタ 15、16 にはエミッタ面積 $30 \mu\text{m}^2$ の HBT を使用した。基準電源 35 内の容量 19 としては、 2 pF の容量を用いた。負荷 6 としては基本波に対して $1/4$ 波長の長さとなる線路を用い、コレクタ電源 7 とバイアス電源 12 には 3.5 V の定電圧源を用いた。

【0079】

入力端子 10 から入力信号のないときの増幅トランジスタ 1 のコレクタ電流が 5 mA となるよう基準電源 35 の回路パラメータおよび制御電源 20 を設定し、基本波として $f_1 = 1$

948 (MHz), $f_2 = 1952$ (MHz) の 2 波を入力し解析した場合の、出力電力 2 dBm のときの基本波と IM3 の関係を図 9 に示す。ここで、IM3 の大きさは 50 倍に拡大して表示している。基本波に対する IM3 の位相が逆になっている。

【0080】

全く同じ条件で、図 8 の回路図における

1. バイアス供給トランジスタ 11 のエミッタとインピーダンス素子 2 内の容量 14 を直接つないでいる配線を切断する。
 2. インピーダンス素子 2 をなくし、バイアス供給トランジスタ 11 のエミッタを増幅トランジスタ 1 のベースに直接つなぎ、バラスト抵抗を 2.2Ω ($\approx 250 / \beta \Omega$) にしてエミッタ側に接続する。
 3. 基準電源 35 内の容量 19 を取り除く
- のいずれを行った場合でも、高周波に対して入力端子 10 (入力整合回路 3 の出口) から見た増幅トランジスタ 1 のベース入力インピーダンスに対するバイアス供給トランジスタ 11 のエミッタ出力インピーダンスが高くなるため、出力電力 2 dBm のときの基本波に対する IM3 の位相は同じになる。

【0081】

図 11 は本発明の第 2 の実施の形態をより具体的に説明する他の例を示した図で、インピーダンス素子 21 としてインダクタ 22 を用いたものである。ここでも、第 1 の実施の形態の説明に対してはバイアス供給トランジスタ 11 のベース・エミッタ間をバイアス供給ダイオード 4 と考える。

インピーダンス素子 21 として 5 nH のインダクタ 22 を用い、バラスト抵抗を 2.2Ω ($\approx 250 / \beta \Omega$) にしてエミッタ側に並列に接続する以外は第 1 の実施の形態と同じ条件で解析した場合の、出力電力 2 dBm のときの基本波と IM3 の関係を図 12 に示す。ここで、IM3 の大きさは 50 倍に拡大して表示している。基本波に対する IM3 の位相が逆になっている。

【0082】

ここで、図 12 に示した本実施の形態の基本波と IM3 の大きさの割合と、図 6 に示した従来例の基本波と IM3 の大きさの割合を比較すると本実施例の方が基本波に対する IM3 の大きさの割合が大きい。このことは、本発明が多段増幅器において歪みを低減する技術であり必ずしも 1 段の増幅器での歪みを低減する技術ではないことを示している。

【0083】

本実施例と全く同じ条件で、図 11 の回路図における

1. インピーダンス素子であるインダクタ 22 をなくす。
 2. 基準電源 35 内の容量を取り除く
- のいずれを行った場合でも、高周波に対して入力端子 10 (入力整合回路 3 の出口) から見た増幅トランジスタ 1 のベース入力インピーダンスに対するバイアス供給トランジスタ 11 のエミッタ出力インピーダンスが高くなるため、出力電力 2 dBm のときの基本波に対する IM3 の位相は同じになる。

【0084】

(第 3 の実施の形態)

図 13 は本発明の第 3 の実施の形態である基本波に対する IM3 の位相を逆にする増幅器を表す図である。増幅トランジスタ 1 はエミッタ接地増幅回路を形成し、トランジスタ 1 のベースはバイアス供給ダイオード 23 によってバイアスされている。また、同じくトランジスタ 1 のベースはインピーダンス素子 25 を介して入力整合回路 3 とバイアス供給ダイオード 24 に接続されている。バイアス供給ダイオード 23 および 24 のアノードは基準電源 5 に接続されている。トランジスタ 1 のコレクタは、負荷 6 を介してコレクタ電源 7 に接続され、また出力整合回路 8 を介して出力端子 9 につながれている。

【0085】

本実施の形態は後述する第 4 から第 6 の実施の形態と効果や動作が同じなので、第 6 の実施の形態において、まとめて説明する。

【0086】

(第4の実施の形態)

図14は本発明の第4の実施の形態である基本波に対するIM3の位相を逆にする増幅器を表す図である。本実施の形態は、第3の実施の形態のダイオード24の代わりにバイポーラトランジスタ26のベース・エミッタ間を用いている。そのため、効果や動作は第3の実施の形態、および後述する第5から第6の実施の形態と効果や動作が同じなので、第6の実施の形態において、まとめて説明する。

【0087】

(第5の実施の形態)

図15は本発明の第5の実施の形態である基本波に対するIM3の位相を逆にする増幅器を表す図である。本実施の形態は、第3の実施の形態のダイオード23として、バイポーラトランジスタ27のベース・エミッタ間を用いている。そのため、効果や動作は第3の実施の形態、第4の実施の形態、および後述する第6の実施の形態と効果や動作が同じなので、第6の実施の形態において、まとめて説明する。

【0088】

(第6の実施の形態)

図16は本発明の第6の実施の形態である基本波に対するIM3の位相を逆にする増幅器を表す図である。本実施の形態は、第3の実施の形態のダイオード23および24として、バイアス供給トランジスタ26、27のベース・エミッタ間を用いている。そのため、効果や動作は上記第3から第5の実施の形態と同じである。

【0089】

第3乃至第6の実施の形態の動作について基本波に対するIM3の位相が逆になる理由は、第1乃至第2の実施の形態とほぼ同じである。

本実施の形態は上記第3から第5の実施の形態と効果や動作が同じなので、以下、第6の実施の形態を例にしてまとめて説明する。

【0090】

図17は本発明の第6の実施の形態を説明する図である。図17は図16におけるインピーダンス素子25として、抵抗30と抵抗31の直列回路を容量32と並列回路にしている。また、基準電源5として、図30に示した第3の従来の増幅器と同じ構成の基準電源36を用いた。

【0091】

解析のためのトランジスタモデルとして、GaAsヘテロ接合バイポーラトランジスタ(HBT)を用い、増幅トランジスタ1としてエミッタ面積が $120\mu\text{m}^2$ の単位HBTを5個並列したものを使用し、インピーダンス素子25の抵抗30は、トランジスタのバラスト抵抗も兼ねて 250Ω の抵抗を5個平行にし、同じく抵抗31は、 $1\text{k}\Omega$ の抵抗を用いた。インピーダンス素子25の容量32は 0.8pF のものを5個平行にして構成した。バイアス供給トランジスタ27としてエミッタ面積を $120\mu\text{m}^2$ のHBTを使用した。また、バイアス供給トランジスタ26としてエミッタ面積を $30\mu\text{m}^2$ のHBTを使用した。基準電源36のトランジスタ15、16にはエミッタ面積 $30\mu\text{m}^2$ のものをを使用した。負荷6としては基本波に対して $1/4$ 波長の長さとなる線路を用い、コレクタ電源7とバイアス電源12には 3.5V の定電圧源を用いた。

【0092】

入力端子10からの入力信号のないときの増幅トランジスタ1のコレクタ電流が 5mA となるよう基準電源36の回路パラメータおよび制御電源2を設定し、基本波として $f_1=1948\text{MHz}$ 、 $f_2=1952\text{MHz}$ の2波を入力し解析した場合の、出力電力 2dBm のときの基本波とIM3の関係を図18に示す。ここで、IM3の大きさは50倍に拡大して表示している。基本波に対するIM3の位相が逆になっている。

【0093】

図19にトランジスタ26のエミッタ電位の瞬時値と同じくトランジスタ26のエミッタから供給される電流の関係を示す。この図はトランジスタ26の内部インピーダンスを

表す負荷線である。図中に示した2本の線は、2周波数を入力し、出力が10 dBm、-3 dBmとなる場合の最大振幅付近（2周波がちょうど足し合わさる瞬間）の負荷線を表している。図からわかるように、小振幅時と比較して、大振幅が入った場合にはベース電位が下がったときのトランジスタ26の出力インピーダンスが極端に小さくなっていることがわかる。

【0094】

このインピーダンスの変化により増幅トランジスタ1に入力される振幅の瞬時値が圧縮され、出力の基本波とIM3の位相が逆になる点は第1乃至第2の実施の形態と同じである。

第3乃至第6の実施の形態をとる利点は、以下の通りである。第1乃至第2の実施の形態では、インピーダンス素子として抵抗と容量の並列回路などインピーダンスの実部を持つ回路を用い、入力整合を取った際に、インピーダンス実部によりエネルギーが消費されるため損失が生じる。また、抵抗は増幅トランジスタ1へのバイアス電流を供給しているためむやみに大きくできない。第3乃至第6の実施の形態をとれば増幅トランジスタ1へのバイアス電流供給はバイアス供給トランジスタ27によって行えるため、抵抗31の値を大きくし、高周波が抵抗側を通らないようにできる。

【0095】

また、本実施例では基準電源を高周波的に低インピーダンスにするような工夫は特にしていないが、バイアス供給トランジスタ26および27のベースを容量を用いて接地した場合にも同様の効果が得られる。

【0096】

（第7の実施の形態）

図20および図21は本発明の第7の実施の形態を示す多段増幅器を表す図である。図21において、80、82、84は整合回路、81、83は増幅段を示す。図21に示すように、入力電力または出力電力のある範囲において入力電力または出力電力の増加に応じて利得が増加する利得拡張特性を持つ2段以上の増幅段を持つ多段増幅器において、終段以外の段が入力に高周波における振幅圧縮機構を持つようになっている。

【0097】

終段に振幅圧縮機構を持つ増幅段を用いない理由は、終段の増幅トランジスタのサイズは通常、全増幅トランジスタの中で最大となるため、入力インピーダンスが低くなり、基本波に対するIM3の位相が逆になるよう制御するのが困難なためである。

【0098】

図22、図23、および図24は本実施の形態を説明する図である。本実施の形態は入力に高周波における振幅圧縮機構を持つ増幅段として、第1の実施の形態と同じ構成（図8）の増幅段を用いている。初段増幅トランジスタ61として、エミッタ面積が $180\mu\text{m}^2$ の単位HBTを3個並列したものを使用し、インピーダンス素子62の抵抗43は、トランジスタ61のバラスト抵抗も兼ねて 250Ω の抵抗を3個並列にし、インピーダンス素子62の容量44は 0.8pF のものを3個並列にして構成した。バイアス供給トランジスタ42としてエミッタ面積を $60\mu\text{m}^2$ のHBTを使用した。

【0099】

終段増幅トランジスタ71として、エミッタ面積が $180\mu\text{m}^2$ の単位HBTを24個並列したものを使用し、インピーダンス素子72の抵抗53は、トランジスタのバラスト抵抗も兼ねて 250Ω の抵抗を24個並列にし、インピーダンス素子72の容量54は 0.8pF のものを24個並列にして構成した。バイアス供給トランジスタ52としてエミッタ面積を $120\mu\text{m}^2$ のHBTを2個並列に使用した。基準電源35および46のトランジスタには、エミッタ面積 $30\mu\text{m}^2$ のHBTを使用した。基準電源35内の容量39としては、 3pF の容量を用いた。負荷66、76としては基本波に対して $1/4$ 波長の長さとなる伝送線路を用い、コレクタ電源67、77とバイアス電源36、56には 3.5V の定電圧源を用いた。

【0100】

入力端子 60 から入力信号のないときの増幅トランジスタ 61 のコレクタ電流が 5 mA、同じく入力端子 55 から入力信号のないときの増幅トランジスタ 71 のコレクタ電流が 15 mA、となるよう基準電源 35, 46 のパラメータおよび制御電源 45, 49 を設定し、W-CDMA 信号を入力して実測した場合の出力電力に対する利得と ACPR の変化を表した図が図 24 である。図 24 には、比較のため、図 23 に示した終段のみの増幅器を測定した場合の出力電力に対する利得と ACPR の変化もあわせて示している。

【0101】

図 24 において、出力電力 10 dBm から 25 dBm の範囲で終段のみの増幅器の測定した場合の ACPR より、初段 + 終段の多段増幅器で測定した場合の ACPR が低く抑えられている。つまり、この電力範囲において初段と終段の歪みが相殺している。終段のみの利得と、初段 + 終段の利得を比較すると、出力電力 10 dBm から 25 dBm の範囲で利得の差が拡大しているので、この電力範囲では初段、終段ともに利得拡張していることがわかる。

【0102】

以上において、トランジスタとして高周波特性に優れた GaAs ヘテロ接合バイポーラトランジスタ (HBT) を用いたが、SiGe-HBT や Si バイポーラなどの他のバイポーラトランジスタを用いても同様の効果が得られることは言うまでもない。

【0103】

また、バイアス回路の基準電源として、特許第 3377675 号公報、特開 2002-9559 公報記載のものを用いたが、2 段積みダイオードやアバランシェダイオードを用いた基準電源や、他のカレントミラー回路など、基準電源として働くいかなる回路を用いても同様の効果が得られることも言うまでもない。

【0104】

また、基準電源が高周波的に十分低いインピーダンスになるように 2 pF の容量で接地したが、異なる容量値を持たせたり、容量以外の素子 (例えばアクティブキャパシタ) を用いて高周波のインピーダンスを下げた場合にも、同様の効果を得ることができる。

【産業上の利用可能性】

【0105】

本発明は、携帯電話などの、広範囲の出力電力制御を行う無線通信に用いる多段に接続された複数のトランジスタによって入力電力を増幅して出力する増幅器に利用できる。

【図面の簡単な説明】

【0106】

【図 1】 第 2 の従来の増幅回路の基本波と歪みの位相関係を説明する図である。

【図 2】 第 2 の従来の増幅回路の出力電力と利得の関係を説明する図である。

【図 3】 第 2 の従来の増幅回路のトランジスタ T_{r1} のベース・エミッタ間電圧とトランジスタ T_{r2} のエミッタ電流との関係を説明する図である。

【図 4】 第 2 の従来の増幅回路の基本波と歪みの位相関係を説明する図である。

【図 5】 第 2 の従来の増幅回路の出力電力と利得の関係を説明する図である。

【図 6】 第 2 の従来の増幅回路の基本波と歪みの位相関係を説明する図である。

【図 7】 本発明の第 1 の実施の形態を示す図である。

【図 8】 本発明の第 2 の実施の形態を説明する回路図である。

【図 9】 本発明の第 2 の実施の形態における基本波と歪みの位相関係を説明する図である。

【図 10】 本発明の第 2 の実施の形態を示す図である。

【図 11】 本発明の第 2 の実施の形態を説明する回路図である。

【図 12】 本発明の第 2 の実施の形態における基本波と歪みの位相関係を説明する図である。

【図 13】 本発明の第 3 の実施の形態を示す図である。

【図 14】 本発明の第 4 の実施の形態を示す図である。

【図 15】 本発明の第 5 の実施の形態を示す図である。

【図 16】 本発明の第 6 の実施の形態を示す図である。

【図 17】本発明の第 6 の実施の形態を説明する回路図である。

【図 18】本発明の第 6 の実施の形態における基本波と歪みの位相関係を説明する図である。

【図 19】本発明の第 6 の実施の形態におけるトランジスタ 26 のエミッタ電位の瞬時値と、同じくトランジスタ 26 のエミッタ供給される電流の関係を説明する図である。

【図 20】本発明の第 7 の実施の形態において、多段増幅器での歪み相殺の概念を示す図である。

【図 21】本発明の第 7 の実施の形態を示す図である。

【図 22】本発明の第 7 の実施の形態を説明する回路図である。

【図 23】本発明の第 7 の実施の形態を説明する回路図である。

【図 24】本発明の第 7 の実施の形態による歪み相殺を説明する図である。

【図 25】第 1 の従来の増幅器を説明する回路図である。

【図 26】第 1 の従来の増幅器の入力電力に対する各点の電位差について説明する図である。

【図 27】第 1 の従来の増幅器の入力電力に対する利得と位相の変動について説明する図である。

【図 28】第 2 の従来の増幅器を説明する回路図である。

【図 29】第 1 の従来の増幅器を説明する図である。

【図 30】第 3 の従来の増幅器を説明する回路図である。

【図 31】利得拡張特性について説明する回路図である。

【図 32】隣接チャネル漏洩電力 (ACPR) について説明する図である。

【図 33】第 4 の従来の増幅器を説明する図である。

【図 34】第 3 の従来の増幅器を B 級に近い A B 級にバイアスした場合の基本波と I M 3 信号の位相の関係を示す。

【図 35】第 3 の従来の増幅器を B 級に近い A B 級にバイアスした場合の入力電力と利得の関係を説明する図である。

【図 36】利得拡張増幅器について説明する回路図である。

【図 37】一般的な利得拡張増幅器における、基本波と歪みの位相関係を説明する図である。

【図 38】図 36 の回路で利得拡張増幅器をつくった場合の入力電力と利得の関係を説明する図である。

【図 39】一般的な利得圧縮増幅器における、基本波と歪みの位相関係を説明する図である。

【図 40】図 36 の回路で利得圧縮増幅器をつくった場合の入力電力と利得の関係を説明する図である。

【図 41】第 5 の従来の増幅器について説明する図である。


【符号の説明】

【0107】


- 1、15、16、11、26、27・・・トランジスタ
- 40、41、42、50、51、52、61、71・・・トランジスタ
- 2、21、25、62、72・・・インピーダンス素子
- 3、8、63、73、78、80、82、84・・・整合回路
- 4、23、24・・・ダイオード
- 5、35、36、46・・・基準電源
- 6、66、76・・・負荷
- 7、67、77・・・コレクタ電源
- 9、79・・・出力端子
- 10、55、60・・・入力端子
- 14、19、32、39、44、54・・・コンデンサ容量

1 3、1 6、1 7、1 8、3 0、3 1 . . . 抵抗
3 7、3 8、4 3、4 7、4 8、5 3 . . . 抵抗
2 0、4 5、4 9 . . . 制御電源
2 2 . . . インダクタ
1 2、2 1、3 6、5 6 . . . バイアス電源
8 1、8 3 . . . 増幅段


【書類名】 図面
【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【圖 17】




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【图 2 3】




【図 24】




【図 25】



【図 26】




【図 27】



本発明回路の入出力特性図


(特許第 3 3 7 7 6 7 5 号公報の図 3)

【図 28】




(特許第 3377675 号公報の図 4)

【図 29】




(特許第 3377675 号公報の図 9)

【図 30】




(特開 2002-9559 号公報の図 5)


【図 31】




【図 32】




【図 33】




【図 34】




【図 35】




【図 36】




【図 37】




【図 38】




【図 39】



【図 40】



【図 41】



(特許第 3337766 号の図 9)

【書類名】 要約書

【要約】

【課題】

利得拡張特性を持つ多段増幅器に対して、歪みを相殺する手段を提供する。また、低出力時の電力付加効率の良いB級に近い状態でバイアスして利得拡張特性を持つ増幅段を多段増幅器の全ての段において用いる手法を提供する。

【解決手段】

トランジスタ1はエミッタ接地増幅回路を形成し、トランジスタ1のベースはインピーダンス素子2を介して整合回路3とダイオード4のカソードに接続されている。ダイオード4のアノードは高周波で十分低いインピーダンスとなる基準電源5に接続されている。トランジスタ1のコレクタは、負荷6を介してコレクタ電源7に接続され、また整合回路8を介して出力端子9につながれている。ダイオード4のカソードをインピーダンス素子2を介してトランジスタ1に接続することにより、入力端子10から見たトランジスタ1の入力インピーダンスを高く見せ、基本波とIM3の位相が逆になる状態を低い入力電力から達成する。

【選択図】 図7

特願 2 0 0 4 - 0 0 0 6 7 2

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 4 2 3 7]

1. 変更年月日

1 9 9 0 年 8 月 2 9 日

[変更理由]

新規登録

住 所

東京都港区芝五丁目 7 番 1 号

氏 名

日本電気株式会社